"Estado": "Abierto"
"FechaPublicacion": "15-09-2026 - 08:00 AM"
"FechaLimite": "30-09-2026 - 05:00 PM"
"TipoContratacion": "Pasantía"
"Area": "Laboratorio de Diseño de Circuitos"
"Descripcion": "Buscamos estudiantes de último año de Ingeniería Eléctrica, Electrónica o Computación interesados en diseño digital con FPGA. Participarán en proyectos de investigación aplicada del C-TASC, con acompañamiento de un mentor. Requisitos: índice académico mínimo de 1.5, conocimientos básicos de VHDL o Verilog y disponibilidad de 20 horas semanales."
"DocumentacionRequerida": "Hoja de vida (CV); Certificado de créditos; Carta de motivación"
"CanalRecepcion": "Formulario web"
"Contacto": "info@c-tasc.org.pa"
"Observaciones": "Solo se contactará a las personas preseleccionadas. Las entrevistas serán presenciales en la UTP."
"Cerrado": ""